최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2021-0037228 (2021-03-23) | |
공개번호 | 10-2021-0034574 (2021-03-30) | |
등록번호 | 10-2365004-0000 (2022-02-15) | |
DOI | http://doi.org/10.8080/1020210037228 | |
발명자 / 주소 | ||
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2021-03-23) | |
심사진행상태 | 등록결정(재심사후) | |
법적상태 | 등록 |
반도체 패키지 및 그 제조 방법이 개시된다. 반도체 패키지의 제조 방법은, 금속 기판을 준비하는 단계, 상기 금속 기판 상에 미리 결정된 간격으로 반도체 다이들을 부착하는 단계, 상기 반도체 다이들 상에 본딩 필름을 부착하는 단계, 상기 반도체 다이들 및 상기 금속 기판 상에 몰드 재료를 부가하고 경화하여 몰드 부재를 형성하는 단계, 상기 몰드 부재 및 상기 금속 기판의 일부 두께를 연마하는 단계, 상기 본딩 필름을 제거하는 단계, 상기 반도체 다이들 상에 재배선 층을 부착하는 단계, 및 상기 반도체 다이들 간을 쏘잉하는 단계를 포
기판 상에 배치되고, 하면에 형성된 소스 전극과 게이트 전극을 포함하는 제1 반도체 다이;상기 제1 반도체 다이 측면에 배치되는 제1 몰드 부재;상기 제1 몰드 부재의 상면과 상기 제1 반도체 다이의 상면에 부착되는 금속 기판;상기 금속 기판의 상면에 형성된 제1 도금층; 및상기 소스 전극과 상기 게이트 전극에 각각 연결되는 소스 금속 패턴과 게이트 금속 패턴을 포함하고, 상기 제1 반도체 다이와 상기 제1 몰드 부재의 하면에 구비되는 재배선 층을 포함하고,상기 금속 기판은 상기 제1 반도체 다이보다 두껍게 형성되는, 반도체 패키지
※ AI-Helper는 부적절한 답변을 할 수 있습니다.