초록 ▼

□ 최종목표
□ 총괄과제 : 차세대 패키징 공정․장비 실용화사업 추진센터(총괄사업관리)
ㅇ 국제 표준화와 연계한 국내 기업에 의해 개발된 장비 및 부품의 신뢰성 인증에 필요한 정보제공과 국제적인 신뢰성 평가 센터설립의 기반을 조성
․ 차세대 패키징 기술개발 총괄센터 구축 및 운영
․ 신뢰성평가 및 국제적인 인증체제 구축을 위한 국제 기술협력포럼개최
․ 차세대 패키징 기술개발 기술교류회 개최
․ 공정 및 장비의 설계 및 개발과 관련된 신뢰성 검증을 위한 국제학회 및 국내 신뢰성 검증 연구 센터등과 같이

□ 최종목표
□ 총괄과제 : 차세대 패키징 공정․장비 실용화사업 추진센터(총괄사업관리)
ㅇ 국제 표준화와 연계한 국내 기업에 의해 개발된 장비 및 부품의 신뢰성 인증에 필요한 정보제공과 국제적인 신뢰성 평가 센터설립의 기반을 조성
․ 차세대 패키징 기술개발 총괄센터 구축 및 운영
․ 신뢰성평가 및 국제적인 인증체제 구축을 위한 국제 기술협력포럼개최
․ 차세대 패키징 기술개발 기술교류회 개최
․ 공정 및 장비의 설계 및 개발과 관련된 신뢰성 검증을 위한 국제학회 및 국내 신뢰성 검증 연구 센터등과 같이 국제 공동세미나 주관 및 참가
․ 국제 표준화와 연계한 국내 기업에 의해 개발된 장비 및 부품의 신뢰성 인증에 필요한 정보제공과 국제적인 신뢰성 평가 센터설립의 기반을 조성

□ 1세부과제 : 마이크로 시스템 패키징 기술개발
ㅇ 고성능, 고밀도 및 고신뢰성을 위한 차세대 마이크로시스템 적층 패키징분야의 원천기술 개발 및 패키지공정 개발을 위한 연구기반조성을 목표로 함
․ 1단계: 적층패키지 원천 공정 단위 기술을 연구개발
․ 2단계: 적층패키지 시스템 개발

□ 2세부과제 : 멀티시스템 패키징 제조장비 개발
ㅇ 멀티시스템 패키징 제조장비 원천 기술 및 연구기반 확보
․ 1단계 : 패키징 불량분석 시스템 개발, 솔더 및 배선 electroplating 부품 원천 기술 확보
․ 2단계 : 웨이퍼 본딩 검사장비 개발, 멀티패키지 대응 칩본딩 시스템 개발, 도금장비 개발, Open short tester 개발

□ 3세부과제 : 시스템레벨 패키징 기술개발
ㅇ 시스템 구현을 위한 소자 내장형 패키징 공정 및 제품화 기술 개발
․ 웨이페 레벨 임베디드 SiP제품화 기술 개발
․ 수동/능동부품 내장형 고집적 인쇄회로기판 기술 개발
․ 능수동 소자 내장형 고집적 interposer개발
․ 플렉시블 패키징 제품확 기술 개발
․ 칩 모듈화를 위한 고방열 기판소재 및 공정 기술 개발

□ 4세부과제 : 차세대 조립 및 평가 장비개발
ㅇ 차세대 패키징 조립, 평가장비 핵심부품 기술개발 및 시스템 기술개발
․ 생산성 혁신 W/F Level Screen Printing Bumping 공정 System 기술 개발
․ 고생산성 양산라인 적용 초박형 W/F Laser Dicing System 집적화 및 자동화 공정장비 양산화 기술 개발
․ 초고속/고정밀 W/F Level Screen Printing Inspecting System 기술 개발

□ 개발내용 및 결과
□ 1세부과제 : 마이크로 시스템 패키징 기술개발
ㅇ 1단계: 적층패키지 원천 공정
․ 웨이퍼 레벨 Ultra Thinning 기술 및 신뢰성 향상
․ 적층 접합 공정 (Cu and 무연 솔더) 및 신뢰성 평가
․ Deep Via 기계적 신뢰성 평가
ㅇ 2단계: 적층패키지 시스템 개발 및 응용 기술 개발
․ 웨이퍼 레벨 적층 시스템 개발 및 신뢰성 평가
․ Deep Via 기계적 전기적 신뢰성 평가
ㅇ 공동연구기반조성

□ 2세부과제 : 멀티시스템 패키징 제조장비 개발
․ 웨이퍼본딩의 불량에 대한 다양한 검출능력을 확보한 시스템 개발
․ 파인피치 대응 고정밀 칩본딩을 위한 공정장비 요소화 기술 및 양산대응 생산성 확보 시스템화 기술
․ 20wph의 생산성을 가진 양산형 도금장비
․ Open/Short 불량분석 시험/평가 기술
․ 패키징 불량분석 시스템 개발
․ 솔더 및 배선 electroplating 부품 원천 기술 확보

□ 3세부과제 : 시스템레벨 패키징 기술개발
․ 무선통신용 시스템레벨 패키징 시제품 개발
․ 웨이페 레벨 임베디드 SiP제품화 기술 개발
․ 수동/능동부품 내장형 고집적 인쇄회로기판 기술 개발
․ 능수동 소자 내장형 고집적 interposer개발
․ 플렉시블 패키징 제품화 기술 개발
․ 스마트 조명 시스템을 위한 소재 및 모듈개발

□ 4세부과제 : 차세대 조립 및 평가 장비개발
․ 고생산성 양산라인 적용 초박형 W/F Laser Dicing System 집적화 및 자동화 공정장비 양산화 기술 개발
․ 초고속/고정밀 W/F Level Screen Printing Inspecting System 기술개발
․ 생산성 혁신 W/F Level Screen Printing Bumping 공정 System 기술 개발
․ W/F Level 솔더페이스트 스크린 bumping 공정용 핵심 부품 개발

□ 기술개발 배경
□ 1세부과제 : 마이크로 시스템 패키징 기술개발
․ 최근 마이크로시스템 패키징 기술은 웨이퍼레벨 적층 패키징 구조로 가고 있는 추세이며 향후 지속적인 성장이 기대되는 연구 분야이므로 적층 패키징의 다양한 시스템 응용기술 개발과 새로운 원천기술 확보가 중요시 되고 특히 고성능 적층 패키징 기술개발은 차세대 원천기술 개발에 중요한 분야임

□ 2세부과제 : 멀티시스템 패키징 제조장비 개발
․ 차세대 반도체용 패키징 기술은 기존 SMT 또는 패키지 기반기술과는 다른 Spec과 기술을 요구로 필요설비의 수급이 곤란하며, 해당설비의 경우, 반도체소자의 제품 생산은 증가하는 반면 설비의 기술적 자립도가 낮아 해외 의존도가 크며, 고가의 외산 설비에 의한 과도한 투자비로 인해 경제성을 약화시킴에 따라 국산화 기술의 개발대응이 절실히 필요함

□ 3세부과제 : 시스템레벨 패키징 기술개발
․ 최근 모바일 기기의 융복합화 및 소형화의 가속으로 패키징의 고집적화가 요구되고 있으며 이에 대응하는 패키징 기술의 개발이 필수적이다. 이러한 요구를 충족시키지 위한 고성능의 경박 단소한 시스템레벨 패키징 기술의 개발이 필요한 시점이임

□ 4세부과제 : 차세대 조립 및 평가 장비개발
․ 기존 SMT 또는 패키지 기반기술과는 다른 Spec과 기술을 요구하므로 필요설비의 원활한 국내 수급 곤란함
․ 차세대 패키지산업의 가장 큰 진입 장벽은 고가의 외산 설비에 의한 과도한 투자비 (1개 라인 200억 이상)
․ 국내의 설비업체는 대부분 단위 기술은 보유하나, 양산라인적용경험이 적어, 외산설비 대비 완성도가 떨어져 현장에서 기피하고 있음

□ 핵심개발 기술의 의의
□ 1세부과제 : 마이크로 시스템 패키징 기술개발
․ 웨이퍼 레벨 적층 공정인 웨이퍼 본딩 및 그라인딩 공정 개발은 개발 난이도가 높아 국내에서 일부 대기업에서만 부분적으로 시도되고 있는 실정이기 때문에 본 기술개발 내용은 많은 중소기업(공정/장비)업체에 차세대 기술개발을 위한 기여도가 높음

□ 2세부과제 : 멀티시스템 패키징 제조장비 개발
․ 고성능 반도체의 패키징 공전전환 (와이어본딩→플립칩본딩) 대응국산장비개발의 원천기술 확보
․ 신도금 방식에 따른 생산성, 품질, 가격 확보가 가능한 도금 장비의 개발을 통해 패키지 기반 기술과 장비 기술의 실용화에 근접함
․ 패키징 기술수준 향상 및 반도체생산기업의 생산원가 점감의 기반 확보
․ 해외 선진장비기업 대체기술 확보
․ bonded wafer 검사 및 이미지센서, 태양광전지, 가스센스 등의 MEMS device 적용 파급 효과

□ 3세부과제 : 시스템레벨 패키징 기술개발
․ 대부분의 차세대 패키징 기술을 일본 및 유럽에서 선도하고 있는 상황에서 본 과제를 통해 웨이퍼레벨 시스템 패키징, 기판내장기술 및 플렉시블 패키징 등 시스템레벨 패키징 기술을 국산화하고 특허출원 및 등록을 통한 기술권리를 확보 했다는 데 의의가 있음

□ 4세부과제 : 차세대 조립 및 평가 장비개발
ㅇ 고생산성 양산라인 적용 초박형 W/F Laser Dicing System 집적화 및 자동화 공정장비 양산화 기술 개발
․ 본 과제를 통한 개발결과를 활용하여 로우케이물질의 그루빙 공정양산검증을 완료
ㅇ 초고속/고정밀 W/F Level Screen Printing Inspecting System 기술 개발
․ 당 과제를 통해 개발된 고속 WSI기술은 각종 요소기술 최적화를 통해 달성되어 최고의 기술 및 가격경쟁력(하나의 고속모듈로 여러개의 저속모듈대체 가능)을 확보함
ㅇ 생산성 혁신 W/F Level Screen Printing Bumping 공정 System
․ 솔더볼 기반 범프 형성 공정은 솔더볼 픽업 방식으로 진동 가진에 의한 수율 향상 기법을 도입하였으며, 솔더 페이스트 스크린 프린팅 공정과 함께 장비기술 수요기업으로 기술이전 예정

□ 적용 분야
□ 1세부과제 : 마이크로 시스템 패키징 기술개발
․ 차세대 IC(메모리 및 Logic 소자) 및 MEMS 센서소자 적층 패키징
․ 웨이퍼 레벨 IC 소자 접합

□ 2세부과제 : 멀티시스템 패키징 제조장비 개발
․ 웨이터본딩 리얼타엄 검사, Die Bonding, Wire Bonding, Molding 공정 직후 패키징 불량 검사
․ MEMS패키징에서의 본딩 검사
․ 태양전지에서의 이물 검사
․ 고성능 반도체를 위한 플립칩 공정전환 디바이스(메모리,GDDR 외) 및 차세대 패키지 기술적용(TSV, Chip stack) 디바이스의 전자 패키징 후공정 분야 활용 가능
․ Wafer 도금 (RDL,Bump,TSV) 적용 가능
․ 고효율 LED용 TSV Wafer Plating (Cu,Ni,Au 도금)
․ 차세대 Wafer 신규 개발
․ PCB, IC의 패키지 검사

□ 3세부과제 : 시스템레벨 패키징 기술개발
․ 휴대 단말기용 무선 통신 슬림형 고집적 패키징 부품
․ 저가의 소형, 경량화 및 다기능이 필요한 휴대용 기기에 적용되는 다양한 반도체 소자, 고기능 프로세스 및 메모리 모듈화에 응용 가능
․ 가스 센서 패키징 제품
․ 이동통신 단말기 고성능 슬림형 임베디드 안테나

□ 4세부과제 : 차세대 조립 및 평가 장비개발
ㅇ 차세대 패키징 공정 분야의 장비로 적용 가능
․ 초미세 칩 범프의 고속 검사공정, Thin 웨이퍼의 저결함 고속다이싱 공정 등 전자패키징 후공정(Back End Processes)에 활용

( 출처 : 초록 )

목차 Contents

• 표지 ... 1제 출 문 ... 2기술개발사업 최종보고서 초록 ... 3기술개발사업 주요 연구성과 ... 17목차 ... 40제 1 장 서론 ... 41 제 1 절 과제의 개요 ... 41 제 2 절 국내 ․ 외 관련 기술의 현황 ... 54 제 3 절 기술개발 시 예상되는 기술적 ․ 경제적 파급 효과 ... 69제 2 장 과제 수행의 내용 및 결과 ... 79 제 1 절 최종 목표 및 평가 방법 ... 79 제 2 절 단계 목표 및 평가 방법 ... 92 제 3 절 연차별 개발 내용 및 개발 범위 ... 113 제 4 절 수행 결과의 보안등급 ... 144 제 5 절 유형적 발생품(연구시설, 연구장비 등) 구입 및 관리 현황 ... 145제 3 장 결과 및 사업화 계획 ... 150 제 1 절 연구개발 최종 결과 ... 150 가. 차세대 패키징 공정․장비 실용화 사업 추진센터(총괄사업관리) ... 150 나. 마이크로시스템 패키징 기술개발 ... 154 다. 멀티시스템 패키징 제조장비 개발 ... 173 라. 시스템 레벨 패키징 기술개발 ... 186 마. 차세대 조립 및 평가 장비 개발 ... 209 제 2 절 연구개발 추진 체계 ... 222 제 3 절 시장 현황 및 사업화 전망 ... 226 제 4 절 고용 창출 효과 ... 243 제 5 절 자체보안관리진단표 ... 244끝페이지 ... 245