최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국정보통신학회논문지 = Journal of the Korea Institute of Information and Communication Engineering, v.17 no.1, 2013년, pp.145 - 150
This paper has presented the analysis for threshold voltage and drain induced barrier lowering among short channel effects occurred in subthreshold region for double gate(DG) MOSFET as next-generation devices, based on scaling theory. To obtain the analytical solution of Poisson's equation, Gaussian...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
집적회로의 트랜지스터 크기의 감소노력은 무엇에 필수적인가? | 최근 반도체소자는 나노단위의 게이트길이를 갖는 메모리 및 CPU 등의 개발로 새로운 기술개발 경쟁에 돌입하고 있다. 집적회로의 생산성을 증대시키고 가격경쟁력을 제고하기 위해선 트랜지스터 크기의 감소노력은 필수적이며 이 때 발생할 수 있는 이차효과의 해석은 반도체소자 연구의 핵심이 되고 있다. 이차효과 중 채널 길이 감소에 의하여 발생하는 단채널 효과는 기존의 CMOSFET에서는 더 이상 제거할 수 없는 상황에 도달 했다. | |
트랜지스터 크기의 감소에 따른 무엇이 반도체소자 연구의 핵심인가? | 최근 반도체소자는 나노단위의 게이트길이를 갖는 메모리 및 CPU 등의 개발로 새로운 기술개발 경쟁에 돌입하고 있다. 집적회로의 생산성을 증대시키고 가격경쟁력을 제고하기 위해선 트랜지스터 크기의 감소노력은 필수적이며 이 때 발생할 수 있는 이차효과의 해석은 반도체소자 연구의 핵심이 되고 있다. 이차효과 중 채널 길이 감소에 의하여 발생하는 단채널 효과는 기존의 CMOSFET에서는 더 이상 제거할 수 없는 상황에 도달 했다. | |
트랜지스터 크기 감소에 따른 이차효과에는 무엇들이 있는가? | 이차효과 중 채널 길이 감소에 의하여 발생하는 단채널 효과는 기존의 CMOSFET에서는 더 이상 제거할 수 없는 상황에 도달 했다. 즉, 문턱전압의 이동, 문턱전압이하 스윙의 저하, 드레인유도장벽감소 현상의 발생 등 단채널로 인하여 발생하는 문턱전압이하 특성의 변화로 인하여 차단전류의 증가 및 문턱전압의 변화로 어려움을 겪고 있다. 이러한 문제점을 해결하기 위하여 연구개발중에 있는 소자가 다중게이트 MOSFET이다. |
A.J.Garcia-Loureiro, N.Seoane, M.Aldegunde and R.Valin, "Implementation of the Density Gradient Quantum Corrections for 3-D Simulations of Multigate Nanoscaled Transistors,"IEEE Trans. on CAD of IC and Systems, Vol.30, No.6, pp841-851, 2011.
K.A. Shaik, A. Amara, C.D. Parikh and A. Singhal, "Low power and fast adder implementation with Double Gate MOSFETs," 2011 Faible Tension Faible Consommation, pp.23-26, 2011.
G.Dessai and G.Gildenblat, "Inclusion of the Accumulation Region in the Compact Models of Bulk and SOI FinFETs," IEEE Trans. Electron Devices, Vol. 58, no.8, pp.2644-2651, 2011.
P.K. Tiwari, S. Kumar, S. Mittal, V. Srivastava, U. Pandey and S. Jit, "A 2D Analytical Model of the Channel Potential and Threshold Voltage of Double-Gate(DG) MOSFETs with Vertical Gaussian Doping Profile," IMPACT-2009, pp.52-55, 2009.
H.K.Jung, "Analysis of Doping Profile Dependent Threshold Voltage for DGMOSFET Using Gaussian Function," International Journal of KIMICS, Vol.9, No.3, pp.310-314, 2011.
D.S. Havaldar, G. Katti, N.Das Gupta and A.Das Gupta, "Subthreshold Current Model of FinFETs Based on Analytical Solution of 3-D Poisson's Equation," IEEE Trans. Electron Devices, vol. 53, no.4, pp.737-741, 2006.
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
오픈액세스 학술지에 출판된 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.