$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

배타 논리합 원리를 이용한 다출력 논리회로 간략화
Multioutput Logic Simplication Using an Exclusive-OR Logic Synthesis Principle 원문보기

한국산학기술학회논문지 = Journal of the Korea Academia-Industrial cooperation Society, v.15 no.9, 2014년, pp.5744 - 5749  

권오형 (한서대학교 컴퓨터공학과)

초록
AI-Helper 아이콘AI-Helper

다출력 논리식에서 공통식을 추출하는 것은 매우 중요한 기술이다. 본 논문에서는 배타 논리합 식 산출 원리를 이용해서 공통식을 추출하는 새로운 방법을 제안하였다. 산출된 논리식은 AND, OR, NOT 연산자만을 이용해서 전체 논리식을 표현하도록 고안하였다. 공통식 산출의 수행 시간과 리터럴 개수를 줄이기 위해서 선험 방법을 제안하였다. 실험 결과 제안한 방법이 기존의 방법들보다 리터럴 개수를 줄일 수 있음을 보였다.

Abstract AI-Helper 아이콘AI-Helper

An extraction technique for a common logic expression is an extremely important part of multiple-output logic synthesis. This paper presents a new Boolean extraction technique using an exclusive-OR logic synthesis principle. The logic circuits produced only have AND, OR and NOT gates. Heuristic meth...

주제어

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 여러 개의 출력단을 갖는 논리회로에는 동일한 회로가 반복 사용되는 경우가 종종 있다. 논리회로 최적화 방법 중의 하나가 반복 사용된 회로를 공유하도록 하여 전체 논리회로를 최적화하는 것이다. 이러한 최적화 방법을 공통식 추출 방법(extraction) 이라 한다.
  • 이러한 방법들 모두 선험 방식(heuristic method)에 의한 기법으로 여전히 간략화를 하지 못하는 문제점을 갖고 있다. 따라서, 본 논문에서는 기존의 나눗셈에 의한 공통식 산출이 아니라, 각 출력단의 논리식을 변형하고, 변형된 후의 논리식에서 공통식이 있는지 찾는 방법을 제시하였다.
  • 이때, 이 전 절에서 언급한 방식을 적용하기 위해 즉, 배타 논리합 식 산출 원리를 적용한 논리식을 산출하고, 보정식이 다른 출력의 논리식과 공통 부분이 있는지 전수 조사를 하는 것은 장시간의 수행시간을 요구하기 때문에 실용성이 없다. 따라서, 본 논문에서는 배타 논리합 식 산출과 보정식의 공통 부분 조사를 위해 커널 집합을 이용한 선험 방법을 제안한다.
  • 제안하는 방법은 XOR 연산자를 이용한 베타 논리합식 산출 방법을 이용하였지만, XOR 연산자는 사용하지 않고 OR 연사자와 보정식을 사용하도록 하였다. 배타 논리합 식은 주어진 카르노 맵을 이용할 경우 다수 개가 산출될 수 있어, 최적의 결과를 찾는 수행 시간이 증가할 수 있기 때문에 본 논문에서는 선험 방식을 도입한 간략화 방법을 제안하였다. 마지막으로 제안한 방법은 리터럴 개수를 줄이는 것이 목표로 실험 결과에서 보였듯이타 방법들에 비해 리터럴 개수를 줄이는 효과를 보였다.
  • 이전 절에서 언급한 바와 같이 배타 논리합 식의 경우 단순식에 비해 리터럴의 개수를 줄일 수 있는 장점이 있지만, XOR 게이트를 논리회로에 사용해야 점과 다수 개의 배타 논리합 식이 산출될 수 있다는 단점이 있다. 본 논문에서는 논리회로에 XOR 게이트를 사용하지 않고, 단지 AND, OR, NOT 게이트만으로 구성된 논리회로를 산출하는 것을 목표로 하며, 제안하는 방법은 다음과 같다.
  • 본 논문은 여러 출력에서 존재할 수 있는 공통 논리식을 산출하기 위한 방법을 제안하였다. 즉, 최적화 전의 전체 논리식들에서 전역(global)의 공통식을 찾는 방법이다.

가설 설정

  • 정의 3: 단순식을 구성하는 모든 큐브들에 대하여, 공통으로 쓰인 리터럴이 없다면 그 단순식은 큐브면제(cube-free) 되었다고 한다. 단순식이 어떤 큐브로부터 나누어졌을 때 몫이 큐브면제라면, 그 몫을 커널(kernel)이라 한다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
공통식 추출 방법은 무엇인가? 여러 개의 출력단을 갖는 논리회로에는 동일한 회로가 반복 사용되는 경우가 종종 있다. 논리회로 최적화 방법 중의 하나가 반복 사용된 회로를 공유하도록 하여 전체 논리회로를 최적화하는 것이다. 이러한 최적화 방법을 공통식 추출 방법(extraction) 이라 한다.
배타 논리합 식의 장단점은? 이전 절에서 언급한 바와 같이 배타 논리합 식의 경우 단순식에 비해 리터럴의 개수를 줄일 수 있는 장점이 있지만, XOR 게이트를 논리회로에 사용해야 점과 다수 개의 배타 논리합 식이 산출될 수 있다는 단점이 있다. 본 논문에서는 논리회로에 XOR 게이트를 사용하지 않고, 단지 AND, OR, NOT 게이트만으로 구성된 논리회로를 산출하는 것을 목표로 하며, 제안하는 방법은 다음과 같다.
나눗셈에 의한 기존의 공통식 산출 방법들의 문제점은? 최근에는 양자컴퓨터의 기반이 되는 리버서블로직(reversible logic)을 이용한 회로설계자동화 연구가 진행되고 있다[9]. 이러한 방법들 모두 선험 방식(heuristic method)에 의한 기법으로 여전히 간략화를 하지 못하는 문제점을 갖고 있다. 따라서, 본 논문에서는 기존의 나눗셈에 의한 공통식 산출이 아니라, 각 출력단의 논리식을 변형하고, 변형된 후의 논리식에서 공통식이 있는지 찾는 방법을 제시하였다.
질의응답 정보가 도움이 되었나요?

참고문헌 (9)

  1. R. K. Brayton and C. McMullen, "The Decomposition and Factorization of Boolean Epressions." Proc. ISCAS, pp. 49-54, 1982. 

  2. R. K. Brayton, R. Rudell, A. Sangiovanni-Vincentelli, and A. R. Wang, " MIS: A Multiple-Level Logic Optimization System." IEEE Trans. CAD, Vol. 6, No. 6, pp. 1062-1081, 1987. DOI: http://dx.doi.org/10.1109/TCAD.1987.1270347 

  3. E. M. Sentovich, K. J. Singh, C. Moon, H. Savoj, R. K. Brayton, R. K., and A. Sangiovanni-Vincentelli, "Sequential Circuit Design Using Synthesis and Optimization." Proc. ICCD, pp. 328-333, 1992. 

  4. J. Rajski and J. Vasudevamurthy, "The testability-preserving concurrent decomposition and factorization of Boolean expressions," IEEE Trans. CAD, Vol. 11, No. 6, pp. 778-79, 1992. DOI: http://dx.doi.org/10.1109/43.137523 

  5. D. Wu and J. Zhu, "BDD-based Two Variable Sharing Extraction," Proc. of Asia and South Pacific Design Automation Conference(ASPDAC), pp. 1031-1034, 2005. 

  6. O.-H. Kwon,, "Common Expression Extraction Using Kernel-Kernel pairs," Journal of the Korea Academia-industrial cooperation Society, Vol. 12, No. 7, pp. 3251-3257, 2011. DOI: http://dx.doi.org/10.5762/KAIS.2011.12.7.3251 

  7. O.-H. Kwon,, "Common Expression Extraction Using Two-cube Qoutient Matrices," Journal of the Korea Academia-industrial cooperation Society, Vol. 12, No. 8, pp. 3715-3722, 2011. DOI: http://dx.doi.org/10.5762/KAIS.2011.12.8.3715 

  8. O.-H. Kwon,, "Common Expression Extraction Using Supports in Multiple-Output Logic," Journal of the Korea Institure of Information Technology, Vol. 9, No. 11, pp. 17-25, 2011. 

  9. M. Morrison and N. Ranganathan, "Synthesis of Dual-Rail Adiabatic Logic for Low Power Security Applications," IEEE Trans. CAD, Vol. 33, No. 7, pp. 975-988, 2014. DOI: http://dx.doi.org/10.1109/TCAD.2014.2313454 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로