$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

반도체 Fab의 생산선형성 향상을 위한 일간생산계획 방법론
A Daily Production Planning Method for Improving the Production Linearity of Semiconductor Fabs 원문보기

대한산업공학회지 = Journal of the Korean Institute of Industrial Engineers, v.41 no.3, 2015년, pp.275 - 286  

정근채 (충북대학교 토목공학부) ,  박문원 (엠아이큐브솔루션(주))

Abstract AI-Helper 아이콘AI-Helper

In this paper, we propose a practical method for setting up a daily production plan which can operate semiconductor fabrication factories more stably and linearly by determining work in process (WIP) targets and movement targets. We first adjust cycle times of the operations to satisfy the monthly p...

주제어

질의응답

핵심어 질문 논문에서 추출한 답변
제조업의 자동화 및 시스템화 노력은 어떤것을 의미하는 가? 이와 같은 자동화 및 시스템화 노력은 [Figure 1]에 나타나 있는 바와 같이, 기업 경영상의 상위로부터 하위까지의 전 계층에서 이루어지는 관리활동, 즉, 전사적 자원관리, 생산계획 및 일정계획, Fab 운영, 생산현장 실행 등에서 발생하는 의사 결정을 자동화 한다는 것을 의미한다(Jeong, 2008). 이 중 생산 계획 및 일정계획 단계에서는 장기, 중기, 단기에 대한 제품별 생산량을 결정하는 생산계획 기능과 결정된 생산량을 최적으로 생산하기 위해 작업순서를 결정하는 일정계획 문제를 해결 한다.
주력 반도체 제품의 지향 정밀도는 어떠한가? 반도체 산업 분야의 기업들은 치열해져가는 시장 환경에 적극적으로 대응하기 위해, 보다 집적도가 높은 반도체를 더 저렴하게 생산하기 위한 설계 및 제조기술 분야에 지속적인 투자를 진행해왔다. 이 결과 현재의 주력 반도체 제품들의 정밀도는 29나노와 25나노 공정을 넘어 20나노와 16나노 공정을 지향 하고 있으며, 웨이퍼의 크기 역시 200mm 시대를 지나 300mm 가 주력이 되었으며 향후 450mm 시대를 준비하고 있다. 선도적 기업들은 이러한 변화의 노력을 통해, 한 장의 웨이퍼에서 보다 큰 용량의 반도체를 더 많이 생산함으로써, 반도체 산업에 있어서 가장 중요한 경쟁요소 중 하나인 가격 경쟁력을 확고히 유지하고 있다.
현재까지 제시된 반도체 Fab에 대한 범용적인 생산 및 일정계획 방법론은 무엇이 있는가? 먼저 첫 번째 분야에서는 반도체 Fab에 대한 범용적인 생산 및 일정계획 방법론을 제시함으로써 생산 효율성 및 효과성을 높이기 위한 연구를 진행하였다. Yea and Kim(1997)는 반도체 Fab을 대상으로 주어진 생산 소요량과 목표 공기를 효율적으로 달성하기 위한 포토 공정의 병목 장비를 고려한 교대 근무시간 단위의 생산 일정계획 방법론을 제안하였다. Li et al.(2004)는 동적으로 변하는 반도체 수요에 대응하기 위한 다중 에이전트 기반의 실시간 스케줄링 알고리즘을 제안하였다. Huang et al.(2007)은 유전자 알고리즘 기반의 오프라인 최적화 단계와 마코브 의사결정 모형에 기반을 둔 온라인 디스패칭 단계로 구성된 300mm 웨이퍼 Fab에 대한 2단계 스케줄링 알고리즘을 제안하였다. Kim et al.(2008)은 연구개발 Fab에 대해 납기준수, 생산량 증대, WIP 감소, 사이클 타임 감소 등의 목적을 달성하기 위한 혼합정수계획법 기반의 Fab-Wide 스케줄링 시스템을 제안하였다. Choi and Lee(2009)는 대기시간 제약과 배치공정의 특성이 존재하는 세정과 확산으로 이루어진 연속 공정 구간을 대상으로 일정계획 알고리즘을 제안하고 실시간 일정계획 시스템을 개발하였다. Choi(2012)는 포토 공정에 대해 다양한 공정 선택 우선순위 규칙들과 Lot 선택 우선순위 규칙들을 제안하고, 그 조합을 이용하여 다양한 휴리스틱 알고리즘들을 개발하였다. Kao et al.(2014)는 두 단계로 구성된 소형 Fab를 대상으로 장비의 변동성 요인을 통계적 기법을 활용 하여 각 장비의 생산 목표를 수립하는 방법론을 제시하였다.
질의응답 정보가 도움이 되었나요?

참고문헌 (18)

  1. Choi, S. and Lee, J. (2009), Real-Time Scheduling System Re-Construction for Automated Manufacturing in a Korean 300mm Wafer Fab, Journal of intelligence and information systems, 15(4), 213-224. 

  2. Choi, S. (2012), Scheduling Algorithms for Minimizing Total Weighted Flowtime in Photolithography Workstation of Fab, Journal of the Society of Korea Industrial and Systems Engineering, 35(1), 79-86. 

  3. Chung, J. and Jang, J. (2009), A WIP Balancing Procedure for Throughput Maximization in Semiconductor Fabrication, IEEE Transaction on Semiconductor Manufacturing, 22(3), 381-390. 

  4. Duemmler, M. and Wohlleben, J. (2012), A Framework for Effective WIP Flow Management in Semiconductor Frontend Fabs, Proceedings of the 2012 Winter Simulation Conference, 1-6. 

  5. Huang, H.-W., Lu, C.-H., and Fu, L.-C. (2007), Lot Dispatching and Scheduling Integrating OHT Traffic, Information in the 300mm Wafer Fab, Proceedings of the 3rd Annual IEEE Conference on Automation Science and Engineering, 495-500. 

  6. Iriuchijima, K., Sakamoto, H., and Fujihara, M. (1998), WIP Allocation Planning for Semiconductor Factories, Proceedings of the 37th IEEE Conference on Decision and Control, 2716-2721. 

  7. Jeong, K.-C. (2008), An Adaptive Dispatching Architecture for Constructing a Factory Operating System of Semiconductor Fabrication : Focused on Machines with Setup Times, IE Interfaces, 22(1), 73-84. 

  8. Kao, Y., Chang, S., and Chang, C. (2014), Target Setting with Consideration of Target-Induced Operation Variability for Performance Improvement of Semiconductor Fabrication, Automation Science and Engineering (CASE), 2014 IEEE International Conference on, 774-779. 

  9. Kim, Y.-H., Lee, J.-H., and Sun, D.-S. (2008), The Operational Optimization of Semiconductor Research and Development Fabs by Fab-wide Scheduling, The Transactions of the Korean Institute of Electrical Engineers, 57(4), 692-699. 

  10. Lee, W. J. (2002), Optimize WIP Scale through Simulation Approach with WIP, Turnover Rate and Cycle Time Regression Analysis in Semiconductor Fabrication, Semiconductor Manufacturing Technology Workshop 2002, 299-301. 

  11. Li, L., Qiao, F., and Wu, Q. (2004), X-Application of Pheromone to Dynamic Real-Time Scheduling for Semiconductor Wafer Fab, Proceedings of 2004 Automation Congress, 18, 425-430. 

  12. Liu, C.-M., Kuo, C.-J., and Chi, C.-Y. (2006), A Dynamic Method for Optimal WIP Allocation and Control in a Semiconductor Manufacturing System, Semiconductor Manufacturing, IEEE International Symposium on 2006 Sept., 61-65. 

  13. Miyashita, K., Senoh, K., Ozaki, H., and Matsuo, H. (2003), Constant Time Interval Production Planning with Application to WIP Control in Semiconductor Fabrication, Proceedings of the 2003 Winter Simulation Conference, 1329-1337. 

  14. Potti, K., Bunch, T., and Clark, C. (1994), Using simulation modeling to calculate WIP levels in semiconductor manufacturing, 1994 IEEE/SEMI Advanced Semiconductor Manufacturing Conference, 193. 

  15. Qiu, R., Burda, R., and Chylak, R. (2002), Distributed WIP Control in Advanced Semiconductor Manufacturing, IEEE/SEMI Conference and Workshop 2002, 49-54. 

  16. Ruijie, S. and Zhongjie, W. (2008), DC-WIP - A New Release Rule of Multi-Orders for Semiconductor Manufacturing Lines, International Conference on System Simulation and Scientific Computing 2008 Oct., 1395-1399. 

  17. Yang, K., Chung, Y., Kim, D. and Park, S. C. (2014), Bottleneck Detection Framework Using Simulation in a Wafer FAB, Transactions of the Society of CAD/CAM Engineers, 19(3), 214-223. 

  18. Yea, S.-H. and Kim, S.-Y. (1997), Shift Scheduling in Semiconductor Wafer Fabrication, IE Interfaces, 10(1), 1-13. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

FREE

Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로