선택한 단어 수는 입니다.
최소 단어 이상 선택하여야 합니다.
최소 단어 이상 선택하여야 합니다.
선택한 단어 수는 30입니다.
최대 10 단어까지만 선택 가능합니다.
최대 10 단어까지만 선택 가능합니다.
문제 정의
- 본 논문에서는 회로의 지연을 기반으로 하는 arbiter PUF를 기반으로 고신뢰의 저전력 PUF설계를 하고자 한다. 제안된 arbiter PUF 회로는 Fig.
- 기존의 보안 알고리즘은 복잡한 과정을 통해 이루어지는 것이지만 알고리즘만 알게 된다면 보안에 취약해지기 쉬웠다. 따라서 본 논문에서는 기존의 arbiter PUF에 비해 낮은 오류율과 높은 신뢰성을 갖는 저전력 Arbiter PUF 회로를 제안하였다.
제안 방법
- 그리고, Magna-Chip 0.35µm공정기술을 사용하여 ASIC으로 제안된 PUF를 설계 및 구현하였다.
- 따라서, 본 논문에서 제안하는 물리적 복제방지 기능의 회로에서는 Fig. 6과 같이 기존의 D flip-flop의 metastability문제점을 해결하고자 Metastability detector를 사용해서 D flip-flop의출력이 metastable state가 되었을 때(setup or hold time violation 이 발생했을 때)는 clock을 지연시켜서 항상 논리값 1을 출력하는 Razor Flip-Flip을 이용하였다 [7].
- 본 논문에서는 response 값을 발생하지 않는 동안 전체 회로를 휴먼모드(sleep mode)로 들어가게 해서 많은 양의 정적 파워를 줄일 수 있는 파워게이팅 구조[8]를 적용하였다. 이런 파워게이팅 구조를 사용함으로써 저전력을 요구하는IoT 시스템에서 사용될 PUF의 전력을 크게 낮출 수 있다.
- 8과 같은 파워스위치로 불리는 높은 문턱전압을 가지는 header와 footer를 가지며, 일반적으로 header나 footer만으로도 구성된다. 따라서 본 PUF에서는 회로의 노화에 대한 영향을 작은 Header 스위치만을 사용해서 Fig. 5와 같이 전체 PUF에 Header 스위치를 연결하였다. 파워게이팅은 동작모드 (Active Mode)에서는 고성능을 유지하면서도, 휴면모드 (Sleep Mode)에서는 회로의 누설 전류를 감소시키는 가장 효과적인 방법으로 알려져 있다.
- 본 논문에서 제안한 멀티플렉서를 기반으로 한 64비트 고신뢰 저전력arbiter PUF의 회로는 먼저 Verilog를 사용해서 Xilinx Vivado와 FPGA 상에서 설계되고 구현이 되었고, UART통신을 이용하여 검증하였다. 그리고, Magna-Chip 0.
- ASIC과정으로 칩을 제작하기 위해 Design Compiler로 MagnaChip 0.35µm의 standard cell과의 합성과정을 진행하였으며, Astro 프로그램을 이용하여 Layout작업과 PNR(Place & Route)작업을 수행하여 칩 제작 단계를 수행하였다.
- 또한 기존 PUF와 헤더 스위치를 사용하여 파워게이팅 구조를 사용한 제안된 PUF를 설계하여 비교하였다. Table 1은 논문 에서 기존 Arbiter PUF와 제안된 Arbiter PUF를 비교하기 위하여 측정한 결과이다.
- 제안 된 PUF는 전력 게이팅 구조를 사용하여 휴면 모드에서 전력 소비를 줄이고 Metastability가 존재하지 않는 고신뢰 플립플롭을 사용하여 신뢰성을 향상시킨다. PUF는 Xilinx FPGA 및 ASIC 칩 (0.
- 본 논문에서는 회로의 지연을 기반으로 하는 arbiter PUF를 기반으로 고신뢰의 저전력 PUF설계를 하고자 한다. 제안된 arbiter PUF 회로는 Fig. 5와 같이 스위치 회로, 고신뢰도를 가지는 D flip-flop로 구성된 arbiter, 그리고 response를 생성하지 않을 때의 소모전력을 줄이기 위한 파워 게이팅(power gating)으로 구성된다. 스위치 회로에서 challenge 신호는 두 종류의 신호 경로 중 하나를 선택할 수 있다.
- RTL 레벨에서는 Vivado 2016. 3 프로그램을 이용하여 Verilog 언어를 사용하여 설계하였으며, Xilinx FPGA 보드를 통해 물리적 복제방지 기능을 구현하였으며, FPGA에 구현할 때 입력과 출력은 UART 통신을 이용하여 Challenge를 입력하고 Response를 추출하여 시뮬레이션을 진행하고 검증하였다. Fig.
대상 데이터
- SRAM PUF는 Fig. 2와 같이 기존의 6개의 트랜지스터로 구성된 SRAM(6T-SRAM)을 기반으로 제조하며, 제조공정의 가변성으로 인한 파라미터의 변화로 인한 소형 인버터(inverter) 트랜지스터의 불일치 (mismatch)한 문턱전압(threshold voltage)을 이용하여 각각의 SRAM 셀에서 1비트의 출력 데이터를 제공한다. SRAM PUF는 2007년에 처음 제안되었는데, SRAM PUF 는 FPGA(field programmable gate array) 또는 마이크로 컨트롤러 (microcontroller)를 사용하여 구현할 수 있다.
데이터처리
- 35µm공정기술을 사용하여 ASIC으로 제안된 PUF를 설계 및 구현하였다. 성능 분석을 위해서 기존 멀티플렉서 기반 arbiter PUF 회로와 제안된 PUF의 시뮬레이션 결과를 비교하였다.
이론/모형
- 무엇보다도 이러한 비휘발성 메모리는 침투공격 매커니즘(invasive mechanism)에 취약하다. 이러한 단점을 보완하기 위한 방법으로 제시된 방법은 본 논문에서 수행하고자 하는 물리적 복제 방지라고 불리는 PUF(physical unclonable function)이다. PUF(Physical unclonable function)은 회로의 물리적 특성을 이용하여 복제 불가능한 회로를 만드는 보안 기술로 2000년대 초반에 처음으로 제안되었는데, 이때 당시는 PUF보다 일반적인 개념을 처음으로 정의하였는데 당시 그는 물리적 일방통행 기능으로 소개했다[2].
성능/효과
- PUF는 1비트의 response는 각각 64개의 switch를 거쳐 1개의 D 플립플롭을 거쳐 나오는 형태로 구성된 물리적 복제방지 기능의 회로이다. Fig. 10과 같이 기존 D flip-flop을 사용한 Arbiter PUF는 올바른 출력이 나오지 않았지만, 제안된 Arbiter PUF는 올바른 출력 값이 나오는 것을 확인할 수 있었다. 따라서, 제안된 PUF는 기존의 문제점들을 보완함과 동시에 결과 값에 대한 신뢰성 높은 물리적 복제방지 기능을 가지는 것을 확인할 수 있었다.
- 10과 같이 기존 D flip-flop을 사용한 Arbiter PUF는 올바른 출력이 나오지 않았지만, 제안된 Arbiter PUF는 올바른 출력 값이 나오는 것을 확인할 수 있었다. 따라서, 제안된 PUF는 기존의 문제점들을 보완함과 동시에 결과 값에 대한 신뢰성 높은 물리적 복제방지 기능을 가지는 것을 확인할 수 있었다.
- Table 1은 논문 에서 기존 Arbiter PUF와 제안된 Arbiter PUF를 비교하기 위하여 측정한 결과이다. Power gating 구조를 사용한 제안된 PUF 가 Active mode에서의 기존의 PUF보다 Dynamic Power 에서는 87%의 전력 감소율을 보였고, Sleep mode에서는 104 정도의 감소를 확인 할 수 있다. 제안된 PUF가 에러률이 줄어들면서 동시에 소모전력에서도 기존 PUF보다 큰 이득이 있음을 확인할 수가 있었다.
- Power gating 구조를 사용한 제안된 PUF 가 Active mode에서의 기존의 PUF보다 Dynamic Power 에서는 87%의 전력 감소율을 보였고, Sleep mode에서는 104 정도의 감소를 확인 할 수 있다. 제안된 PUF가 에러률이 줄어들면서 동시에 소모전력에서도 기존 PUF보다 큰 이득이 있음을 확인할 수가 있었다.
- 제안 된 PUF는 전력 게이팅 구조를 사용하여 휴면 모드에서 전력 소비를 줄이고 Metastability가 존재하지 않는 고신뢰 플립플롭을 사용하여 신뢰성을 향상시킨다. PUF는 Xilinx FPGA 및 ASIC 칩 (0.35 um 기술)을 사용하여 설계되고 구현되었고, 제안된 PUF가 기존의 Arbiter PUF와 비교해서 신뢰성을 향상되고 PUF의 전력 소모를 작아지는 것을 실험 결과에서 확인할 수 있었다. 제안 된 PUF는 저전력 암호화 프로세서 및 저전력 생체 의학 시스템과 같이 낮은 전력 소모와 높은 신뢰성을 요구하는 시스템에서 사용될 수 있을 것으로 기대된다.
후속연구
- 35 um 기술)을 사용하여 설계되고 구현되었고, 제안된 PUF가 기존의 Arbiter PUF와 비교해서 신뢰성을 향상되고 PUF의 전력 소모를 작아지는 것을 실험 결과에서 확인할 수 있었다. 제안 된 PUF는 저전력 암호화 프로세서 및 저전력 생체 의학 시스템과 같이 낮은 전력 소모와 높은 신뢰성을 요구하는 시스템에서 사용될 수 있을 것으로 기대된다.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.