$\require{mediawiki-texvc}$

연합인증

연합인증 가입 기관의 연구자들은 소속기관의 인증정보(ID와 암호)를 이용해 다른 대학, 연구기관, 서비스 공급자의 다양한 온라인 자원과 연구 데이터를 이용할 수 있습니다.

이는 여행자가 자국에서 발행 받은 여권으로 세계 각국을 자유롭게 여행할 수 있는 것과 같습니다.

연합인증으로 이용이 가능한 서비스는 NTIS, DataON, Edison, Kafe, Webinar 등이 있습니다.

한번의 인증절차만으로 연합인증 가입 서비스에 추가 로그인 없이 이용이 가능합니다.

다만, 연합인증을 위해서는 최초 1회만 인증 절차가 필요합니다. (회원이 아닐 경우 회원 가입이 필요합니다.)

연합인증 절차는 다음과 같습니다.

최초이용시에는
ScienceON에 로그인 → 연합인증 서비스 접속 → 로그인 (본인 확인 또는 회원가입) → 서비스 이용

그 이후에는
ScienceON 로그인 → 연합인증 서비스 접속 → 서비스 이용

연합인증을 활용하시면 KISTI가 제공하는 다양한 서비스를 편리하게 이용하실 수 있습니다.

임베디드 마이크로 프로세서의 전력 소비에 대한 연구
A Study on Power Dissipation of Embedded Microprocessors 원문보기

The journal of the institute of internet, broadcasting and communication : JIIBC, v.18 no.4, 2018년, pp.169 - 175  

이종복 (한성대학교 전자정보공학과)

초록
AI-Helper 아이콘AI-Helper

프로세서의 전력 소비량은 최근에 이르러 고성능 마이크로프로세서 및 멀티코어프로세서 뿐만이 아니라 임베디드 시스템 및 모바일 장치에 매우 중요하게 대두되고 있다. 이러한 전력 소비량은, 하드웨어 및 소프트웨어 설계자로 하여금 성능과 전력에 대한 올바른 타협점을 찾도록 하는 바탕이 된다. 대부분의 전력 분석 도구들은 반도체 칩 레이아웃이나 평면계획이 완료된 후에야 최소의 정확도를 갖게 되며 또한 느리다. 본 논문에서는 전력 분석기와 연동이 가능한 빠른 속도를 갖는 임베디드 마이크로프로세서 명령어 자취형 (trace-driven) 모의실험기를 개발하였다. 또한, MiBench 임베디드 벤치마크를 입력으로 모의실험을 수행하여 기존의 도구보다 훨씬 빠른 속도로 명령어 당 평균 전력 소비량을 측정하였다.

Abstract ▼ AI-Helper 아이콘AI-Helper

Recently, power dissipation issue is very significant not only in high-end modern processors but also in embedded systems and mobile devices. Based on the power dissipation, hardware and software designers can correctly find the power/performance tradeoffs. Most power analysis tools calculate power ...

주제어

#power dissipation   #instruction trace   #simulation  

AI 본문요약
AI-Helper 아이콘 AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

  • 본 논문에서는 0.35 μm CMOS를 기반으로 600MHz에서 동작하는 임베디드 프로세서의 전력을 명령어 자취 모의실험기를 기반으로 하여 빠르게 측정할 수 있는 전력 측정기를 개발하였다.
  • SimpleScalar와 같은 실행 위주 방식은 정확하지만 시간이 많이 걸린다는 단점이 있다[1]. 본 논문에서는 전력 모델과 연동하여 임베디드 프로세서의 전력 소비량을 빠르고 효율적으로 측정할 수 있는 명령어 자취 모의실험기를 제안하였다. 또한, 본 모의실험기를 이용하여, MiBench 임베디드 벤치마크 프로그램에 대하여 평균 전력의 소비량을 측정하고, 임베디드 프로세서의 각 하드웨어 유닛에서 소비되는 전력을 분석하였다[2].
  • 지금까지 연구된 가장 일반적인 방법은 임베디드 프로세서를 여러 단계로 나누어 각 단계마다 RC 회로를 모델링하는 것으로, 각 단계의 지연시간을 측정할 수 있으나 임계경로를 위주로 측정하기 때문에 전력 소비량을 측정하는데 한계가 있다. 이러한 단점을 극복하기 위하여, 본 논문에서는 각 단계에서의 정전용량을 고려하고 모든 경로에서의 전력 소비량을 분석하고 합산하였다[4].

가설 설정

  • 1 차 명령어 캐쉬는 2 차 연관도(set associativity)를 가지나, 1 차 데이터 캐쉬는 직접 매핑을 통하여 접근된다. 2 차 캐쉬는 100 % 히트가 난다고 가정하였다. 분기 명령어는 2 단계 적응형 분기 예측 방식을 적용하였다.
  • 본 논문의 실험에서는 0.35μm CMOS 기술을 가정하였다[3].
  • 본 논문의 실험에서는 600MHz에서 동작하는 0.35μm CMOS 기술을 가정하였다.
본문요약 정보가 도움이 되었나요?

질의응답

핵심어 질문 논문에서 추출한 답변
SimpleScalar 같은 실행 위주 방식의 단점은? 임베디드 마이크로프로세서의 성능과 전력을 측정하기 위한 모의실험에는 실행 위주(execution-driven) 방식과 명령어 자취(trace-driven) 방식이 널리 쓰이고 있다. SimpleScalar와 같은 실행 위주 방식은 정확하지만 시간이 많이 걸린다는 단점이 있다[1]. 본 논문에서는 전력 모델과 연동하여 임베디드 프로세서의 전력 소비량을 빠르고 효율적으로 측정할 수 있는 명령어 자취 모의실험기를 제안하였다.
임베디드 마이크로프로세서의 성능과 전력을 측정하기 위한 모의실험에는 어떤 방식들이 널리 쓰이는가? 임베디드 마이크로프로세서의 성능과 전력을 측정하기 위한 모의실험에는 실행 위주(execution-driven) 방식과 명령어 자취(trace-driven) 방식이 널리 쓰이고 있다. SimpleScalar와 같은 실행 위주 방식은 정확하지만 시간이 많이 걸린다는 단점이 있다[1].
본 논문에서 임베디드 프로세서의 전력 소비량 측정에 한계가 있다는 단점을 극복하기 위한 방법은? 지금까지 연구된 가장 일반적인 방법은 임베디드 프로세서를 여러 단계로 나누어 각 단계마다 RC 회로를 모델링하는 것으로, 각 단계의 지연시간을 측정할 수 있으나 임계경로를 위주로 측정하기 때문에 전력 소비량을 측정하는데 한계가 있다. 이러한 단점을 극복하기 위하여, 본 논문에서는 각 단계에서의 정전용량을 고려하고 모든 경로에서의 전력 소비량을 분석하고 합산하였다[4].
질의응답 정보가 도움이 되었나요?

참고문헌 (10)

  1. T. Austin, E. Larson, and D. Ernest, "SimpleScalar : An Infrastructure for Computer System Modeling," Computer, Vol. 35, No. 2, pp. 59-67, Feb. 2002. 

    상세보기 crossref

  2. M. R. Guthaus, J. S. Ringenberg, D. Ernest, T. M. Austin, T. Mudge, and R. B. Brown, "MiBench: A free, commercial representative embedded benchmark suite," Workload Characterization, pp. 3-14, December 2001. 

  3. S. Palacharla, N. Jouppi, and J. Smith, "Complexity-Effective Superscalar Processors", Proc. of the 24th International Symposium on Computer Architecture, 1997. 

  4. S. Wilton and N. Jouppi, "An Enhanced Access and Cycle Time Model for On-chip Caches," WRL Research Report 93/5, DEC Western Research Laboratory, 1994. 

  5. B. Bishop, T. Kelliher, and M. Irwin, "The Design of a Register Renaming Unit," Proc. of Grear Lakes Symposium on VLSI, 1999. 

  6. R. Zimmermann and W. Fichtner, "Low-power logic styles : CMOS versus pass-transistor logic", IEEE Journal of Solid State Circuits, Vol. 32, No. 7, pp.1079-1090, 1997. 

    상세보기 crossref

  7. M. Borah, R. Owens, and M. Irwin, "Transistor sizing for low power CMOS circuits," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems", Vol. 15, No. 6, pp. 665-671, 1996. 

    상세보기 crossref

  8. D. Brooks, V. Tiwari, and M. Martonosi, "Wattch: A Framework for Architectural-Level Power Analysis and Optimizations," Proceedings of the 27th International Symposium on Computer Architecture, pp 83-94, Jun. 2000. 

  9. R. Joseph and M. Martonosi, "Run-time Power Estimation in High-Performance Microprocessors," The International Symposium on Low Power Electronics and Design, Aug. 2001. 

  10. J. Lee, "A Study of Trace-driven Simulation for Multi-core Processor Architectures," Journal of The Institute of Internet, Broadcasting and Communication, vol. 12, no. 3, pp. 9-13, Jun. 2012. 

저자의 다른 논문 :

관련 콘텐츠

오픈액세스(OA) 유형

BRONZE

출판사/학술단체 등이 한시적으로 특별한 프로모션 또는 일정기간 경과 후 접근을 허용하여, 출판사/학술단체 등의 사이트에서 이용 가능한 논문

이 논문과 함께 이용한 콘텐츠

저작권 관리 안내
섹션별 컨텐츠 바로가기

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

AI-Helper 아이콘
AI-Helper
안녕하세요, AI-Helper입니다. 좌측 "선택된 텍스트"에서 텍스트를 선택하여 요약, 번역, 용어설명을 실행하세요.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.

선택된 텍스트

맨위로