최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기국가/구분 | 한국(KR)/등록특허 | |
---|---|---|
국제특허분류(IPC8판) |
|
|
출원번호 | 10-2016-7031902 (2016-11-15) | |
공개번호 | 10-2016-0135842 (2016-11-28) | |
등록번호 | 10-1958530-0000 (2019-03-08) | |
우선권정보 | 미국(US) 13/560,531 (2012-07-27) | |
국제출원번호 | PCT/US2013/047146 (2013-06-21) | |
국제공개번호 | WO 2014/018201 (2014-01-30) | |
번역문제출일자 | 2016-11-15 | |
DOI | http://doi.org/10.8080/1020167031902 | |
발명자 / 주소 |
|
|
출원인 / 주소 |
|
|
대리인 / 주소 |
|
|
심사청구여부 | 있음 (2018-06-20) | |
심사진행상태 | 등록결정(일반) | |
법적상태 | 등록 |
동일한 집적 회로 다이 내에 다양한 범위의 채널 구성 및/또는 재료 시스템을 제공하기 위해 나노와이어 트랜지스터 디바이스의 주문제작을 위한 기법이 개시된다.하나의 예시적인 실시예에 따라, 희생 핀이 제거되고, 주어진 애플리케이션에 적절한 임의의 조성 및 스트레인의 주문제작 재료 스택으로 대체된다.하나의 이러한 경우, 각각의 제 1 희생 핀 세트가 리세싱되거나 그렇지 않으면 제거되어 p형 층 스택으로 대체되고, 각각의 제 2 희생 핀 세트가 리세싱되거나 그렇지 않으면 제거되어 n형 층 스택으로 대체된다.p형 층 스택은 n형 층 스택을
집적 회로(IC)로서,기판 위의 제 1 트랜지스터 - 상기 제 1 트랜지스터는, 제 1 반도체 재료 나노와이어(semiconductor material nanowire)를 포함하는 제 1 채널 영역(channel region), 및 상기 제 1 반도체 재료 나노와이어 주위의 제 1 게이트 구조체를 포함함 - 와, 상기 기판 위의 제 2 트랜지스터 - 상기 제 2 트랜지스터는, 제 2 반도체 재료 나노와이어를 포함하는 제 2 채널 영역, 및 상기 제 2 반도체 재료 나노와이어 주위의 제 2 게이트 구조체를 포함함 - 를 포함하되, 적
※ AI-Helper는 부적절한 답변을 할 수 있습니다.