[논문]누설전류 감소를 위한 Bird's Beak 공정을 이용한 다결정 실리콘 박막 트랜지스터의 구조 연구

이진민

doi:10.4313/jkem.2011.24.2.112

Abstract ▼ AI-Helper

To stabilize the electric characteristic of Silicon Thin Film Transistor, reducing the current leakage is most important issue. To reduce the current leakage, many ideas were suggested. But the increase of mask layer also increased the cost. On this research Bird's Beak process was use to present el...

To stabilize the electric characteristic of Silicon Thin Film Transistor, reducing the current leakage is most important issue. To reduce the current leakage, many ideas were suggested. But the increase of mask layer also increased the cost. On this research Bird's Beak process was use to present element. Using Silvaco simulator, it was proven that it was able to reduce current leakage without mask layer. As a result, it was possible to suggest the structure that can reduce the current leakage to 1.39nA without having mask layer increase. Also, I was able to lead the result that electric characteristic (on/off current ratio) was improved compare from conventional structure.

Keyword

AI 본문요약
AI-Helper

* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.

문제 정의

따라서 본 논문에서는 이러한 누설전류를 감소시키기 위한 구조로 마스크가 증가되지 않으면서도 드레인/소오스와 게이트의 거리를 떨어뜨리기 위해 bird`s beak 구조를 통해 트랜지스터를 설계하였다. 이러한 구조를 얻기 위한 공정설계의 핵심으로는 일반 TFT(thin film transistor)를 게이트전극까지 제조한 후 습식산화를 통해 드레인/소오스의 양 끝 단이 게이트와 벌어지게 하여 드레인 영역에서 발생하는 전계를 게이트와 거리 증가를 통해 bird`s beak 구조가 되도록 제안하였다.
본 논문에서는 드레인 영역의 높은 전계에 의해 발생되는 높은 누설전류를 감소시키기 위해 새로운 구조를 갖는 소자를 제안하고 제조 후 특성을 시뮬레이션을 통해 누설전류의 감소를 분석, 검증 하였다. 제안된 소자의 구조를 시뮬레이터를 통해 구조와 전기적 특성을 비교 분석하였다.

제안 방법

따라서 본 논문에서는 이러한 누설전류를 감소시키기 위한 구조로 마스크가 증가되지 않으면서도 드레인/소오스와 게이트의 거리를 떨어뜨리기 위해 bird`s beak 구조를 통해 트랜지스터를 설계하였다. 이러한 구조를 얻기 위한 공정설계의 핵심으로는 일반 TFT(thin film transistor)를 게이트전극까지 제조한 후 습식산화를 통해 드레인/소오스의 양 끝 단이 게이트와 벌어지게 하여 드레인 영역에서 발생하는 전계를 게이트와 거리 증가를 통해 bird`s beak 구조가 되도록 제안하였다. 이 때 습식산화 공정이 진행되며 주입된 드레인/소오스의 이온들은 게이트 쪽으로 확산되도록 유도하되 그 확산영역이 벌어진 드레인 측의 게이트까지 도달하지 않도록 하여, 전계효과의 감소와 함께 누설전류의 감소를 유도하도록 하였다.
이러한 구조를 얻기 위한 공정설계의 핵심으로는 일반 TFT(thin film transistor)를 게이트전극까지 제조한 후 습식산화를 통해 드레인/소오스의 양 끝 단이 게이트와 벌어지게 하여 드레인 영역에서 발생하는 전계를 게이트와 거리 증가를 통해 bird`s beak 구조가 되도록 제안하였다. 이 때 습식산화 공정이 진행되며 주입된 드레인/소오스의 이온들은 게이트 쪽으로 확산되도록 유도하되 그 확산영역이 벌어진 드레인 측의 게이트까지 도달하지 않도록 하여, 전계효과의 감소와 함께 누설전류의 감소를 유도하도록 하였다.
게이트전극용다결정 실리콘은 POCl₃ 방식으로 5 Ω/cm² 저항을 갖도록 도우핑 시킨다. 이 후 산화막과 질화막을 형성시킨 후 건식식각 방법을 통해 70 ㎚의 스페이서를 형성시키고 그 .후 건식식각 방법을 통해 게이트 영역을 지정한 후 n형의 인 (phosphrous) 이온을 50 KeV, 5.
0×10^15/cm²을 주입시켜 드레인과 소오스를 형성 시킨다. 이 후 스페이서를 습식식각 방법을 통해 제거하였다. 이 후 본 논문에서 의도한 bird`s beak 공정을 위해 습식산화를 통해 약 200 ㎚의 산화막을 성장시켜 드레인과 소오스의 채널 영역이 게이트와 벌어지도록 제조하였다.
이 후 스페이서를 습식식각 방법을 통해 제거하였다. 이 후 본 논문에서 의도한 bird`s beak 공정을 위해 습식산화를 통해 약 200 ㎚의 산화막을 성장시켜 드레인과 소오스의 채널 영역이 게이트와 벌어지도록 제조하였다. 이 후 패시베이션과 메탈을 각각 화학기상증착법과 스퍼터링 방식을 통해 형성시켜 소자 설계를 마무리 하였다.
이 후 본 논문에서 의도한 bird`s beak 공정을 위해 습식산화를 통해 약 200 ㎚의 산화막을 성장시켜 드레인과 소오스의 채널 영역이 게이트와 벌어지도록 제조하였다. 이 후 패시베이션과 메탈을 각각 화학기상증착법과 스퍼터링 방식을 통해 형성시켜 소자 설계를 마무리 하였다.
제안된 소자를 동일한 조건이 되도록 구조를 제조하였으며, 이 때 제조한 소자는 이온주입을 실시하지 않고 구조 확인하기 위해 실제 소자제조의 가능성을 높이도록 제조하였다. 그림 3의 SEM분석을 통해 그 결과 값을 도출한 결과 bird`s beak 구조로 형성된 게이트 전극의 드레인과 소오스 끝 부분의 길이는 약 250 ㎚, 드레인 끝단에서 활성층까지의 수직높이는 약 200 ㎚ 이었으며, 이 때 드레인과 소오스 측의 활성층 두께는 150 ㎚, 채널영역의 활성층 두께는 250 ㎚로 분석되어 시뮬레이터를 통해 설계된 그림 2의 구조와 비슷한 결과를 유도할 수 있었다.

대상 데이터

이렇게 형성시킨 소자의 제조순서를 그림 1에 간략히 나타내었다. 소자 시뮬레이터는 실바코 (Silvaco)를 이용하였으며, 제안된 소자의 구조를 구현시켜 그림 2에 나타내었다.

데이터처리

제안된 소자의 전기적 특성을 시뮬레이터를 이용해 그 특성을 측정한 후 제조된 소자의 특성을 그림 4에 비교평가 하였다. 시뮬레이션에 의한 bird`s beak 구조를 갖는 소자의 누설전류는 높은 게이트 역전압에 대해 6.
본 논문에서는 드레인 영역의 높은 전계에 의해 발생되는 높은 누설전류를 감소시키기 위해 새로운 구조를 갖는 소자를 제안하고 제조 후 특성을 시뮬레이션을 통해 누설전류의 감소를 분석, 검증 하였다. 제안된 소자의 구조를 시뮬레이터를 통해 구조와 전기적 특성을 비교 분석하였다. 소자의 제조결과 새롭게 제안된 bird`s beak 구조를 갖는 소자의 누설전류는 1.

성능/효과

소자의 제조결과 새롭게 제안된 bird's beak 구조를 갖는 소자의 누설전류는 1.39 ㎁로 전형적인 구조를 갖는 소자 보다 103A 정도 낮은 off특성을 보였으며, 최대 전압차에서 발생하는 on/off 전류비의 경우 일반구조를 갖는 소자가 갖는 1.17×102보다 103정도 높은 결과 값을 갖는 결과를 확인할 수 있었다.
제안된 소자의 전기적 특성을 시뮬레이터를 이용해 그 특성을 측정한 후 제조된 소자의 특성을 그림 4에 비교평가 하였다. 시뮬레이션에 의한 bird`s beak 구조를 갖는 소자의 누설전류는 높은 게이트 역전압에 대해 6.43 ㎂로 높은 반면 bird`s beak 구조로 설계된 소자는 1.39 ㎁로 매우 낮고 게이트 역전압의 향상에 대해서도 일정한 특성을 나타내었다. on/off 전류비의 경우 최대 전압차에서 전형적인 구조를 갖는 소자특성이 1.
이 때 y방향은 채널표면에서 기판방향의 전계분포이고, x방향은 소오스에서 드레인 방향의 전계분포이다. 시뮬레이션 결과 모든 전계가 주로 드레인 영역에서 발생되는 것으로 분석되었으며, bird`s beak 구조를 갖는 소자의 전계가 전형적인 구조를 갖는 다결정 실리콘 박막 트랜지스터의 그 값보다 낮게 나타났다. 특히 드레인 영역에서 채널 표면에서 기판방향으로 형성된 y축 전계가 bird`s beak 구조를 갖는 트랜지스터에서 보다 더 낮은 값을 갖는 것으로 분석되어 bird`s beak구조에 의해 게이트의 양끝구조가 드레인에서 멀어짐으로, 전계의 감소에 기인해 누설전류가 감소됨을 확인할 수 있었다.
시뮬레이션 결과 모든 전계가 주로 드레인 영역에서 발생되는 것으로 분석되었으며, bird`s beak 구조를 갖는 소자의 전계가 전형적인 구조를 갖는 다결정 실리콘 박막 트랜지스터의 그 값보다 낮게 나타났다. 특히 드레인 영역에서 채널 표면에서 기판방향으로 형성된 y축 전계가 bird`s beak 구조를 갖는 트랜지스터에서 보다 더 낮은 값을 갖는 것으로 분석되어 bird`s beak구조에 의해 게이트의 양끝구조가 드레인에서 멀어짐으로, 전계의 감소에 기인해 누설전류가 감소됨을 확인할 수 있었다.
17×10²보다 10³정도 높은 결과 값을 갖는 결과를 확인할 수 있었다. 또한 시뮬레이터를 통해 그 특성 향상의 원인이 드레인과 게이트 영역에서 발생하는 전계의 감소에 기인함을 분석할 수 있었다. 따라서 본 연구에서 제안한 다결정 실리콘 박막트랜지스터를 통해 마스크의 증가가 없이 향상된 특성을 갖는 소자의 가능성을 확인할 수 있었으며, 그 특성이 단결정 실리콘 트랜지스터와 비슷하여 센서 분야와 다른 분야에서도 응용이 가능할 것으로 예측된다.
그림 3의 SEM분석을 통해 그 결과 값을 도출한 결과 bird's beak 구조로 형성된 게이트 전극의 드레인과 소오스 끝 부분의 길이는 약 250 ㎚, 드레인 끝단에서 활성층까지의 수직높이는 약 200 ㎚ 이었으며, 이 때 드레인과 소오스 측의 활성층 두께는 150 ㎚, 채널영역의 활성층 두께는 250 ㎚로 분석되어 시뮬레이터를 통해 설계된 그림 2의 구조와 비슷한 결과를 유도할 수 있었다.

후속연구

또한 시뮬레이터를 통해 그 특성 향상의 원인이 드레인과 게이트 영역에서 발생하는 전계의 감소에 기인함을 분석할 수 있었다. 따라서 본 연구에서 제안한 다결정 실리콘 박막트랜지스터를 통해 마스크의 증가가 없이 향상된 특성을 갖는 소자의 가능성을 확인할 수 있었으며, 그 특성이 단결정 실리콘 트랜지스터와 비슷하여 센서 분야와 다른 분야에서도 응용이 가능할 것으로 예측된다.

질의응답

핵심어	질문	논문에서 추출한 답변
	실리콘 박막 트랜지스터란 무엇인가?	실리콘 박막 트랜지스터는 절연기판 상에 구현시킬 수 있는 반도체 소자로써 MEMS (micro electro mechanical system)/NEMS (nano electro mechanical system) 소자와 함께 기존의 센서를 소형화, 집적화 시킬 수 있을 뿐 아니라 [1] 기존의 센서보다 더 낮은 저 전압으로 구동시킬 수 있기 때문에 그 응용분야가 매우 넓을 것으로 예상된다. 이 때 많이 사용되어지는 실리콘 박막 트랜지스터는 활성층이 실리콘 형성에 따라 다결정 실리콘 박막 트랜지스터와 비정질 실리콘 박막 트랜지스터로 구분되어진다.
	다결정 실리콘 박막 트랜지스터는 무엇으로 인해 누설전류가 높아지는가?	이 때 많이 사용되어지는 실리콘 박막 트랜지스터는 활성층이 실리콘 형성에 따라 다결정 실리콘 박막 트랜지스터와 비정질 실리콘 박막 트랜지스터로 구분되어진다. 이 중 다결정 박막 트랜지스터는 트랜지스터의 채널 영역에 형성되는 다결정 실리콘의 박막입자가 가지는 결정에 의해 높은 전자이동도가 큰 장점인 반면 결정입계의 미 결합 부분인 댕글링 본드에서 발생되는 EHP (electron-hole pair)에 의해 누설전류가 높아지는 것으로 알려져 있다. 이러한 누설전류는 트랜지스터가 오프되어 있을 때 유지되고 있는 드레인과 게이트 측의 전압에 의해 결합되지 않은 전자들이 드레인 측으로 이동하며 발생되는 것으로 잘 알려져 있다.
	실리콘 박막 트랜지스터의 응용분야가 넓은 이유는 무엇인가?	실리콘 박막 트랜지스터는 절연기판 상에 구현시킬 수 있는 반도체 소자로써 MEMS (micro electro mechanical system)/NEMS (nano electro mechanical system) 소자와 함께 기존의 센서를 소형화, 집적화 시킬 수 있을 뿐 아니라 [1] 기존의 센서보다 더 낮은 저 전압으로 구동시킬 수 있기 때문에 그 응용분야가 매우 넓을 것으로 예상된다. 이 때 많이 사용되어지는 실리콘 박막 트랜지스터는 활성층이 실리콘 형성에 따라 다결정 실리콘 박막 트랜지스터와 비정질 실리콘 박막 트랜지스터로 구분되어진다.

참고문헌 (5)

H. Oshima and S. Morozumi, IEDM, 157 (1989).
K. Suzuki, Digest, SID 92, 39 (1992).
A. Rodriguez, E. G. Moreno, H. Pattyn, J. F. Nijs, R. P. Mertens, IEEE Trans Electron Dev, 40, 938 (1993).

상세보기
J. I. Ohwada, M. Takabatake, Y. A. Ono, A. Mimura, K. Ono, N. Konishi, IEEE Trans. Electron. Dev, 36, 9, 1923 (1989).

상세보기
S. Seki, O. Kogure and B. Tsujiyama, IEEE Electron Dev. Lett, EDL-8, 0, 434 (1987).

이 논문을 인용한 문헌

활용도 분석정보

상세보기

다운로드

내보내기

활용도 Top5 논문

해당 논문의 주제분야에서 활용도가 높은 상위 5개 콘텐츠를 보여줍니다.
더보기 버튼을 클릭하시면 더 많은 관련자료를 살펴볼 수 있습니다.

내보내기 구분	파일저장 인쇄 메일전송
구성항목	기본정보 상세정보 관리번호, 논문명, 저널/프로시딩명, 저자 , 발행년, 권, 호, 시작페이지, 끝페이지, 발행기관 관리번호, 논문명, 대등논문명, 저자 , 저널/프로시딩명, 발행기관, 발행년, 발행언어, 권, 호, 시작페이지, 끝페이지, ISBN, ISSN, 주제분야, 키워드, 초록(한글), 초록(영문), 저자(소속기관)
저장형식	Text(ASCII format) Excel format RefWorks Direct Export RIS format (for Reference Manager, ProCite, EndNote), Scholar's Aids, Mendeley
메일정보	받는사람 (필수) @ 보내는사람 (선택) @ 제목 내용 KISTI 검색결과 이메일 서비스
안내	총 건의 자료가 검색되었습니다. 다운받으실 자료의 인덱스를 입력하세요. (1-10,000) 검색결과의 순서대로 최대 10,000건 까지 다운로드가 가능합니다. 데이타가 많을 경우 속도가 느려질 수 있습니다.(최대 2~3분 소요) 다운로드 파일은 UTF-8 형태로 저장됩니다. 파일의 내용이 제대로 보이지 않을실 때는 웹브라우저 상단의 보기 -> 인코딩 -> 자동선택 여부를 확인하십시오. ~ Text(ASCII format) Excel format

연합인증

[국내논문] 누설전류 감소를 위한 Bird's Beak 공정을 이용한 다결정 실리콘 박막 트랜지스터의 구조 연구
A Researching about Reducing Leakage Current of Polycrystalline Silicon Thin Film Transistors with Bird's Beak Structure 원문보기

Abstract ▼ AI-Helper

Keyword

AI 본문요약
AI-Helper

문제 정의

제안 방법

대상 데이터

데이터처리

성능/효과

후속연구

질의응답

참고문헌 (5)

이 논문을 인용한 문헌

활용도 분석정보

활용도 Top5 논문

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

연합인증

[국내논문] 누설전류 감소를 위한 Bird's Beak 공정을 이용한 다결정 실리콘 박막 트랜지스터의 구조 연구 A Researching about Reducing Leakage Current of Polycrystalline Silicon Thin Film Transistors with Bird's Beak Structure 원문보기

Abstract ▼ AI-Helper

Keyword

AI 본문요약 엑셀 다운로드 AI-Helper

문제 정의

제안 방법

대상 데이터

데이터처리

성능/효과

후속연구

질의응답

참고문헌 (5)

이 논문을 인용한 문헌

활용도 분석정보

활용도 Top5 논문 더보기

관련 콘텐츠

원문 보기

원문 URL 링크

오픈액세스(OA) 유형

연관된 기능

이 논문과 함께 이용한 콘텐츠

AI-Helper ※ AI-Helper는 오픈소스 모델을 사용합니다.

선택된 텍스트

[국내논문] 누설전류 감소를 위한 Bird's Beak 공정을 이용한 다결정 실리콘 박막 트랜지스터의 구조 연구
A Researching about Reducing Leakage Current of Polycrystalline Silicon Thin Film Transistors with Bird's Beak Structure 원문보기

AI 본문요약
AI-Helper

활용도 Top5 논문