다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기
전기전자학회논문지 = Journal of IKEEE, v.21 no.1, 2017년, pp.96 - 99
박재현 (Dept. of Semiconductor Systems Engineering, Korea University) , 장태식 (Dept. of Semiconductor Systems Engineering, Korea University) , 김민석 (Dept. of Electrical Engineering, Korea University) , 우솔아 (Dept. of Electrical Engineering, Korea University) , 김상식 (Dept. of Electrical Engineering, Korea University)
AI-Helper
In this study the influence of the random dopant fluctuation (RDF) depending on the halo and LDD implantations for the metal-oxide-semiconductor field effect transistor is investigated through the 3D atomistic device simulation. For accuracy in calculation, the kinetic monte carlo method that models...
| 핵심어 | 질문 | 논문에서 추출한 답변 |
|---|---|---|
| RDF란? | RDF는 트랜지스터의 이온 주입 공정으로 불순물의 위치와 밀도가 무질서하게 변동하는 현상이다. 특히 채널 영역에서의 불순물 분포 변동 효과는 벌크 MOSFET의 문턱전압의 변화를 유발하는 주요한 원인으로 보고되고 있다 [8]. | |
| MOSFET의 공정에서 공정 산포의 전형적인 원인은 무엇인가? | 지속적인 트랜지스터 스케일링으로 공정 산포 (processvariation)가 발생하게 되며 공정 산포는 트랜지스터 간 전기적 특성의 불일치를 야기하고 메모리 안정성의 열화를 초래하고 있다 [4]. MOSFET의 공정에서 공정 산포의 전형적인 원인에는 불순물 분포 변동 효과 (RDF), 게이트 산화물의 두께 산포 효과, 선 가장자리 거칠기 효과, 일함수 산포 효과 등이 있다 [5]. 그 중 공정 산포의 가장 지배적인 원인으로 이온 주입 공정에서 발생하는 RDF가 보고되고 있다 [6][7]. | |
| RDF는 어떠한 것을 유발하는 원인인가? | RDF는 트랜지스터의 이온 주입 공정으로 불순물의 위치와 밀도가 무질서하게 변동하는 현상이다. 특히 채널 영역에서의 불순물 분포 변동 효과는 벌크 MOSFET의 문턱전압의 변화를 유발하는 주요한 원인으로 보고되고 있다 [8]. 따라서 본 연구에서는 technology computer-aided design(TCAD) 시뮬레이션을 통하여 MOSFET의 이온 주입 공정에서 채널 영역 도핑농도에 영향을 주는 halo 이온 주입 공정과 lightly doped drain(LDD) 이온 주입 공정으로 인한 RDF 영향을 문턱전압 (VTH)과 on-current (ION)의 산포의 변화를 통하여 알아보고자 한다. |
C. Mack, "Fifty years of Moore's law," IEEE Transactions on Semiconductor Manufacturing, vol. 24, no. 2, pp. 202-207, 2011. DOI : 10.1109/TSM.2010.2096437
M. Jo, "The Extraction Method of LDD NMOSFET's Metallurgical Gate Channel Length," j.inst.Korean.electr.electron.eng, vol. 3, no. 1, pp. 118-125, 1999. DOI : 10.7471/ikeee.1999.3.1.118
R. Sarpeshkar, J. Wyatt, N. Lu, and P. Gerber, "Mismatch sensitivity of a simultaneously latched CMOS sense amplifier," IEEE Journal of Solid-State Circuits, vol. 26, no. 10, pp. 1413-1422, 1991. DOI : 10.1109/4.90096
C. Michael and M. Ismail, "Statistical modeling of device mismatch for analog MOS integrated circuits," Journal of Solid-State Circuits, vol. 27, no. 2, pp. 154-166, 1992. DOI : 10.1109/4.127338
C. Shin, Variation-Aware Advanced CMOS Devices and SRAM, Springer, 2016. DOI : 10.1007/978-94-017-7597-7
T. Mizuno, J. Okamura, and A. Toriumi, "Experimental study of threshold voltage fluctuation due to statistical variation of channel dopant number in MOSFETs," IEEE Transactions on Electron Devices, vol. 41, no. 11. pp. 2216-2221, 1994. DOI : 10.1109/16.333844
W. Lii, "Modeling of delay variability due to random dopant fluctuation in nano-scale CMOS inverter," Proceedings of International Conference on Information Science, Electronics and Electrical Engineering (ISEEE2014), 2014. DOI : 10.1109/InfoSEEE.2014.6948090
K. Takeuchi, T. Tatsumi, and A. Furukawa, "Channel engineering for the reduction of random-dopant-placement-induced threshold voltage fluctuation," Proceedings of IEEE International Electron Devices Meeting (IEDM1997), 1997. DOI : 10.1109/IEDM.1997.650512
Synopsys Inc., Sentaurus User's Manual (vol. 2016. 03.), Synopsys Inc., 2016.
T. Ezaki, T. Ikezawa, and Masami Hane, "Investigation of realistic dopant fluctuation induced device characteristics variation for sub-100 nm CMOS by using atomistic 3D process/device simulator," Proceedings of IEEE International Electron Devices Meeting (IEDM2002), 2002. DOI : 10.1109/IEDM.2002.1175841
Copyright KISTI. All Rights Reserved.
※ AI-Helper는 부적절한 답변을 할 수 있습니다.