최소 단어 이상 선택하여야 합니다.
최대 10 단어까지만 선택 가능합니다.
다음과 같은 기능을 한번의 로그인으로 사용 할 수 있습니다.
NTIS 바로가기한국산학기술학회논문지 = Journal of the Korea Academia-Industrial cooperation Society, v.17 no.3, 2016년, pp.699 - 707
박성정 (건국대학교 전자공학부) , 박성경 (부산대학교 전자공학과)
This paper proposes a low-complexity central processing unit (CPU) that is suitable for deeply embedded systems, including Internet of things (IoT) applications. The core features a 16-bit instruction set architecture (ISA) that leads to high code density, as well as a multicycle architecture with a...
* AI 자동 식별 결과로 적합하지 않은 문장이 있을 수 있으니, 이용에 유의하시기 바랍니다.
핵심어 | 질문 | 논문에서 추출한 답변 |
---|---|---|
deeply embedded 분야에서 필요로 하는 요구 조건은 무엇인가? | 본 논문에서는 사물인터넷(IoT)용 [1] 정보 디스플레이 및 보안용 카메라, 의용생체공학 분야(심박 모니터, 생체 측정용 스캐너 등), 네트워크 접속 스토리지, OSEK 기반 [2] 차량용 응용 분야 등의 deeply embedded 저가 시장을 고려한 프로세서 및 시스템온칩개발을 다룬다. 이러한 deeply embedded 분야는 저비용,낮은 복잡도, 작은 TTM (time to market), 소면적, 낮은 지연 (latency), 저전력의 중앙처리장치(CPU or central processing unit)를 필요로 한다. | |
파이프라이닝되지 않은 다중사이클 CPU 구조의 장점은 무엇인가? | 본 논문에서는 파이프라이닝되지 않은 다중사이클[3] CPU의 설계를 다룬다. 이러한 구조의 CPU는 저비용에서 (수백 MHz 이상의) 고성능을 보이기는 어렵지만, 파이프라이닝 기법에서 나타나는 각종 해저드 및 분기 처리 문제가 없고, 적은 게이트 개수와 낮은 복잡도,그리고 저전력을 달성하기에 용이하다. 다중사이클 CPU는 파이프라인 CPU가 필요로 하는 해저드 검출 로직,분기 예측 로직, 파이프라인 레지스터 등을 요구하지 않으므로, 구현 복잡도와 면적을 낮출 수 있다. 또한, 개발 기간 및 개발 비용도 단축할 수 있고, 100MHz 미만의 속도 성능을 요구하는 deeply embedded 시장에서는 고성능을 위한 파이프라인 구조의 CPU를 대체할 수 있다. | |
deeply embedded 장치는 어떤 분야에서 사용되고 있는가? | 차량, 선박, 모바일, 의료, 저장 장치, 보안, 영상, 산업제어, 가정용 전자장치, 네트워크 등의 다양한 응용 분야의 수요가 나날이 증가하여, 내장형 프로세서나 마이크로컨트롤러는 오늘날 매우 널리 쓰이고 있다. 특히,deeply embedded (심층 내장형) 장치는 낮은 대역폭의 데이터 사용, 자주 반복되지 않는 데이터 획득 등에 쓰이는 장치나 기구를 의미하는데, 각종 계량기, 정보 디스플레이, 보안용 멀티미디어, 센서, 장난감 등 많은 응용 분야에 쓰이고 있다. 본 논문에서는 사물인터넷(IoT)용 [1] 정보 디스플레이 및 보안용 카메라, 의용생체공학 분야(심박 모니터, 생체 측정용 스캐너 등), 네트워크 접속 스토리지, OSEK 기반 [2] 차량용 응용 분야 등의 deeply embedded 저가 시장을 고려한 프로세서 및 시스템온칩개발을 다룬다. |
M. Wright, "Deeply Embedded Devices: The Internet of Things," Electronic Design, http://electronicdesign.com/energy/deeply-embedded-devi ces-internet-things, Sep. 23, 2009.
D. A. Patterson and J. L. Hennessy, Computer Organization and Design, Elsevier, Morgan Kaufmann Publishers, 2010, 4th Ed.
Extendable Instruction Set Computer, http://en.wikipedia.org/wiki/Extendable_instruction_set_computer, Wikipedia.
B. Parhami, Computer Architecture, Oxford University Press, New York, NY, USA, 2005.
H. Eberle, A. Wander, N. Gura, S. Chang-Shantz, and V. Gupta, "Architectural Extensions for Elliptic Curve Cryptography over GF(2m) on 8-Bit Microprocessors," IEEE Proceedings of the 16th International Conference on Application-Specific Systems, Architecture and Processors (ASAP'05), pp. 343-349, July, 2005. DOI: http://dx.doi.org/10.1109/ASAP.2005.15
A. Asaduzzaman, "An Efficient Memory Block Selection Strategy to Improve the Performance of Cache Memory Subsystem," 14th International Conference on Computer and Information Technology, pp. 22-24, Dec. 2011. DOI: http://dx.doi.org/10.1109/iccitechn.2011.6164798
Cillani Chayoor Abbas, Yian Zhu, Amjad Hafiz Muhammad, Ahmad Waqar, and Jianfeng An, "Backplane Bus Controller Implementation in FPGA for Hard Real Time Control Systems," 3rd International Conference on Communication Software and Networks, pp. 451-456, May, 2011. DOI: http://dx.doi.org/10.1109/iccsn.2011.6013870
Chun-Ming Huang, Chien-Ming Wu, Chih-Chyau Yang, Wei-De Chien, Shih-Lun Chen, Chi-Shi Chen, Jiann-Jenn Wang, and Chin-Long Wey, "Implementation and Prototyping of a Complex Multi-Project System-on-a-Chip," IEEE International Symposium on Circuits and Systems (ISCAS), pp. 2321-2324, May, 2009. DOI: http://dx.doi.org/10.1109/ISCAS.2009.5118264
*원문 PDF 파일 및 링크정보가 존재하지 않을 경우 KISTI DDS 시스템에서 제공하는 원문복사서비스를 사용할 수 있습니다.
Free Access. 출판사/학술단체 등이 허락한 무료 공개 사이트를 통해 자유로운 이용이 가능한 논문
※ AI-Helper는 부적절한 답변을 할 수 있습니다.